RSS 1.0
Document Actions
PXA255 FAQ
|
|
PXA255のFAQ目次
PXA255で行われた拡張はどのようなものですか？ そしてそれはPXA250をリプレースするようなものですか？拡張された部分は以下のような内容です。 先頭に戻るPXA255はPXA250を差し替えでリプレースする事が可能ですか？はい。IDレジスタの例外はありますが、原則として差し替え可能です。PXA255とPXA250は共に17mm×17mmの256ピンPBGAパッケージを採用しています。 先頭に戻るPXA255において、未使用の周辺機器コントローラはどのように処理すれば良いでしょうか？未使用の周辺機器へはクロック供給を行わない事が推奨されます。対象となるコントローラのClock Enable Register(CKEN)のCKENビットに「0」を書き込む事でクロック供給を停止して下さい。 先頭に戻る3.3Vまたは2.5VのI/OメモリのためのVCCN供給(PVCCN)は、PXA２５５プロセッサー・デザイン・ガイドでもサポートされていますか?VCCNはメモリインターフェース用のBUSパワーサプライで、2.5Vあるいは3.3Vです。VCCQはその他のI/O用で3.3Vのみとなっています。 先頭に戻るPXA255の3.3Vデバイス・インターフェースに5Vのデバイスを使用する為の解決策はありますか？解決策として5Vから3.3Vへの電圧変換回路を組み込む事をお勧めします。詳しくは以下のURLにある「PXA255プロセッサデザインガイド」に記述されている「DBPXA255 Development Baseboard Schematic Diagram」を参照して下さい。 先頭に戻るPXA255はヒートシンクを必要としますか？PXA255は、低消費電力で高いコアスピードを実現する為に、インテル0.18ミクロンプロセスに最適化されたRISCテクノロジーを用いており、ヒートシンクを必要としません。 先頭に戻るSDCKEとSDCLKピンを適切に接続する方法は?SDCKE[0]クロックイネーブルピンとSDCLK[0]は、SROM、シンクロナスフラッシュなどを含むあらゆるシンクロナススタティックメモリに接続されます。同様にSDCKE[1]はSDRAMのクロックイネーブルピンに接続され、SDCLK[1]とSDCLK[2]はアプリケーションのメモリバンク使用法に応じてSDRAMのバンクペア0/1と2/3のクロックピンにそれぞれ接続されます 。 先頭に戻るPXA255は、ARMコード及びThumb命令セットを実行する事が可能ですか？PXA255はARM v5TE準拠の３２ビットプロセッサで、ThumbやEl Segundo DSP extensionsを含む全てのARMバージョン５命令セットを実行する事が可能です。さらにPXA255に使われているXScaleコアは、４０ビットMACユニットに最適化されたインテル・メディア・プロセッシング・テクノロジーをサポートします。 先頭に戻るPXA255のアドレスバス、データバス、あるいはSDRAMコントロールラインで必要となるシリーズ抵抗の推奨されるレイアウトガイドラインはありますか？50MHz以上で動作させる場合には、必ずメモリアドレスラインに22Ωのシリーズ抵抗を入れなければなりません。抵抗の配置はSDRAMとの配線長に関わらずプロセッサの近くに置く必要があります。アドレス信号におけるシリーズターミネーション抵抗の必要かつ明確な抵抗値は、 IBISモデルと特定デザインのPCBレイアウトを用いたシミュレーションによる決定が最善です。 先頭に戻るPXA255は2.5VのSDRAM及びフラッシュメモリをサポートしますか？PXA255は2.5Vと3.3VのI/O SDRAMとフラッシュメモリをサポートします。VCCNを2.5Vあるいは3.3Vに設定する事が可能です。VCCN、メモリ・バスが適切な供給バスに接続されていることを確認してください。詳しくは「PXA255 Processors Design Guide」の表 8-3, 「PXA255 Processor VCCN vs. VCCQ」を参照して下さい。この表はI/Oピン用の電源接続を概説しており、ドキュメントは以下のURLに登録されています。 (http://www.intel.com/design/pca/applicationsprocessors/manuals/index.htm） 先頭に戻るPXA255プロセッサのアドレスラインはどのように接続すれば良いでしょうか？ノーマルモードアドレシングについては、PXA55プロセッサのA10にSDRAMの低位アドレス・ビットを接続して下さい。SDRAMアドレス・ラインがすべて接続されるまで、昇順かつ連続でアドレス・ビットを接続します。さらに、次に続く上位2つのアドレスビットにバンクアドレスを連続して接続します。アドレス空間のホールを残したり、あるいはオーバラップするメモリを設定する事は出来ません。常に低位からスタートし上位方向に向かって全てのアドレス・ラインを接続する必要があります。バンクアドレスの連続割り当てはバンク切り替えとpre-charging timeの発生を防ぐために必要です。詳しくは「PXA255 Processor Developer‘s Manual」の表6-9「Pin Mapping to SDRAM Devices with Normal Bank Addressing」及び表6-10「Pin Mapping to SDRAM Devices with IntelR SA1111 Addressing」を参照して下さい。このドキュメントは以下のURLに登録されています。(http://www.intel.com/design/pca/applicationsprocessors/manuals/index.htm) 先頭に戻るPXA255は、より高い動作周波数へ移行する際、コア電圧が動的に変化する事を要求されるように、デフォルト100MHzのコアを100MHzのコア電圧からスタートさせた場合、パワーアップする必要がありますか？PXA255はあなたの最終的な電圧設定でパワーアップする事が出来ますが、それはプロセッサの電圧と電気特性の許容範囲内である必要があります。その際新しい動作モードで周波数シーケンスを初期化しても結構です。詳しくは「PXA255 Processor Developer‘s Manual」の3.4.7章「Frequency Change Sequence」を参照して下さい。このドキュメントは以下のURLに登録されています。(http://www.intel.com/design/pca/applicationsprocessors/manuals/index.htm) 先頭に戻るPXA255のJTAGピンは5Vを許容しますか？ もし、許容しないのであれば、DBPXA255 Development Platformでは、そのように取り扱う事が出来るのでしょうか？PXA255のJTAGピンは3.3Vのみサポートされます。もし、ホストシステムが5.0V環境を使用している場合には降圧する必要があります。これはケーブルかシステムで、実現可能です。 |
Marvell、DST Technologyを買収